


تعریف سیگنال برای ورودی مدار :



برای ورودی مدار می‌توانیم بصورت زیر سیگنال تعریف کنیم.

$a \leftarrow '0'$, $'1'$ after 5ns , $'0'$ after 7ns



* تعریف سیگنال مناسب

~~clk after not b after 4ns~~


clk \leftarrow not clk after half-preload ;

نکته : اگر نخواهیم فیدبک بیت را انتقال دهیم .

$a \leftarrow "0\phi 1\phi"$, $"1\phi 1"$ after 5ns , $"111\phi"$ after 10ns ;

تست کردن درست بودن کد نوشته شده

1- نمونه برداری 2- دادن ورودی سینال



testbench محیطی است که درون آن سینال تعریف کرده و عملکرد مدار را مشاهده می کنیم

نکته: testbench یک مدار منطقی واقعی نیست. یک بستر آزمایش است

نکته: برای اینکه ارتباطی بین مدار ما و فضای بیرون برقرار کنیم، پورت ها را تعریف کردیم، اما درون testbench نیاز به تعریف

پورت نیست چون کلیه مدارهای که طراحی می کنیم درون testbench قرار دارند

Entity testbench is

End

Architecture TB of testbench is

signal a1, b1, c1: bit

begin

فراخوانی اینو برایش
DUT: entity mydesign port map(a => a1, b => b1, c => c1)


a1 <= '0', '1' after 10ns, '0' after 5ns;

b1 <= '1', '0' after 13ns, '1' after 10ns;

end TB

سوال: مدار سالتی یکسره 2×1 را به همراه `test bench` آن به زبان VHDL توصیف کنید.

$$O = aS' + bS$$



Entity MUX2 is

port (a, b, s : in bit ; o : out bit) ;

end

Architecture AR_MUX of MUX2 is

signal m, r, z : bit ;

begin

m <= NOT s

r <= m AND a

z <= s AND b

o <= z OR r

end AR_MUX

نکته: بدون سیگنال میانی سوال بالا را می توان به صورت زیر نوشت.

$$O \leftarrow (a \text{ AND } (\text{NOT } s)) \text{ OR } (b \text{ AND } s);$$

Entity testbench is

end

Architecture TB of testbench is

signal a1, b1, s1, o1: bit;

begin

DUT: Entity MUX2 port map (a => a1, b => b1, C => c1);

a1 <= '0', '1' after 8ns, '0' after 10ns;

b1 <= '1', '0' after 10ns, '1' after 20ns;

s1 <= '0', '1' after 10ns, '0' after 14ns;

end TB

سوال ۱. یک مدار جمع کننده یک بیتی به همراه test bench آن طراحی کنید.

Entity FullAdder is

port (a, b, c: in bit, s, co: out bit)

end Entity;

$$S = a \oplus b \oplus c$$

$$C = ab + ac + bc$$

Architecture AR-F of FullAdder is

begin

$$S <= ((a \text{ xor } b) \text{ xor } c)$$

$$C <= ((a \text{ And } b) \text{ or } (a \text{ And } c)) \text{ or } (b \text{ And } c)$$

end AR-F

Entity testbench

end

Architecture TB of testbench is

Signal a1, b1, c1, s1, c2 : bit ;

begin

Full Adder 1 : Entity Full Adder port Map (a => a1, b => b1, c => c1, co => c2)



a1 <= '0', '1' after 10ns, '1' after 14ns ;

b1 <= '1', '0' after 12ns, '0' after 12ns ;

c1 <= '0', '1' after 14ns, '0' after 8ns ;

end TB

مسئله 4: یک جمع کننده 4 بیتی به همراه test bench بنویسید.



Entity Adder_4bit is

port (a, b: in bit_vector (3 downto 0), s: out bit_vector (3 downto 0);
cin: in bit; cout: out bit)

End Adder_4bit

Architecture AR-FA of Adder_4bit is

signal c: bit_vector (2 downto 0);

begin

Ad0: Entity Adder_1bit port map (a => a(0), b => b(0), cin => cin
s => s(0), cout => c(0));

Ad1: Entity Adder_1bit port map (a => a(1), b => b(1), cin => c(0)
s => s(1), cout => c(1));

Ad2: Entity Adder_1bit port map (a => a(2), b => b(2), cin => c(1)
s => s(2), cout => c(2));

Ad3: Entity Adder_1bit port map (a => a(3), b => b(3), cin => c(2)
s => s(3), cout => c(3));

End AR-FA

Entity testbench

End

Architecture TB of testbench is

Signal a1, b1, s1; bit-vector (3 downto 0);

Signal cin, cout1: bit;

begin

DUT: Entity ^{work. Adder-4bit} Adder-4bit port map (a => a1, b => b1, cin => cin, s => s1,
cout => cout1);

cin1 <= '0', '1' after 5ns, '0' after 10ns;

a1 <= "1001", "0000" after 6ns, "000" after 10ns;

b1 <= "1010", "1101" after 6ns, "110" after 5ns;

End TB