


PLD 2

۱- ص ۲:

جریای پیاده سازی مدارها نیازمند یک سری قطعات مثل کلید هستیم که ترانزیستور می باشد.

- مفهوم AND :




زمانی که هر دو کلید بسته باشند و روشن می شود.

A	B	F
۰	۰	۰
۰	۱	۰
۱	۰	۰
۱	۱	۱

ترانزیستور ← کلیدی که به صورت الکتریکی قابل کنترل باشد.

الکترونیکی ترانزیستور را می سازیم می توانیم همه قطعات ولت ها را باهاش بسازیم.

- ساختار ولت NOT با ترانزیستور :



a	F
۰	۱
۱	۰

discrete ← پیاده سازی مدار با استفاده از قطعات جدا از هم (برای مثال برای ساخت

ولت NAND ۴ تا ترانزیستور جدا از هم درست می کنیم بعد با سیم وصل می کنیم)

IC ← مجموعه ای از قطعات الکتریکی که با تعداد زیاد مثل یک پکیج در کنار هم قرار دارند رسم بندی شده

اندو


۲- ص ۵:

انزارهای سنتز ← نرم افزاری است که می تواند یک HDL را به یک مدار تبدیل کند

۳- ص ۶: طراحی باید به صورت سلسله مراتبی باشد برای مثال در CPU :

ابتدا بکوب دیالوگ های برای CPU در نظر می گیریم که یک بخش ALU یک بخش RAM و IR و ... دارد و بعد بیاییم داخل هر کدام از این ها را بخش دینی کنیم تا در نهایت به کوچکترین مرحله که ولت ها هستند برسیم.

- هر قدر تعداد بخش ها و ولت ها بالا رود پیچیدگی مدار بالایی رود و هر قدر پیچیدگی بالا رود تحلیل طراحی مدار سخت تر می شود و زمان برتر. به همین خاطر برای طراحی مدارهای پیچیده از ساختار سلسله مراتبی استفاده می کنیم.



۴- ص ۷: بلوک دیالگرام شمارنده حلقوی:

مدار داخلی آن از ۴ تا ۳ بیت فلاپ T ساخته شده است. فلاپ T هم از فلاپ D و یک گیت Not

شمارنده حلقوی متشکل از فلاپ T:

شمارنده ای است که وقتی سیگنال Reset غیرفعال باشد همیشه دیتا دهیم یک سری اعداد را از ۰ تا ۵ برای ما تولید می کند.

۵- ص ۸:

Leaf cell ← ساده ترین سطح یا پایین ترین سطح

فرض کنید می خواهیم یک CPU را پیاده سازی کنیم: ابتدا گیت ها را می سازیم. سپس با ترکیب این گیت ها می توانیم مدارات نسبتاً پیچیده را پیاده سازی کنیم (مثل FA ها) حالانی که می توانیم FA که یک بیت را جمع می کرد را تا ۸ تا هم قرار دهیم می توانیم یک جمع کننده ۸ بیتی بسازیم و یک سری مدارات دیگر بهش اضافه می کنیم و ...

۶- ص ۹:

در این روش مثلا برای طراحی CPU قسمت های مختلف آن را به صورت بلوک می بینیم. (بلوک ALU و ...). بعد یک مرحله پایین می آیم و برداریم ALU تمرکز می کنیم که بخش های منطقی حسابی و ... دارد و بعد باز بخش حسابی عملیات های + و - و x و / را باید داشت باشد و بعد برای + باید مدار جمع کننده داشته باشیم و ...

غیرهم جنس

برای سیستم هایی که پیچیدگی بالایی دارند و بلوک هایشان نامنتزج است از روش بالا به پایین استفاده می کنیم.

Register transfer level (RTL):

در معماری با منبع تر یک سری چیزهایی که شکل رو برود استیم:

$$\begin{cases} AC \leftarrow AC + DR \\ R_4 \leftarrow R_2 + R_3 \end{cases}$$

R_4 یک رجیستر ۸ بیتی است ولی در این جا مثل یک متغیر عمل می کنیم و یک سری عملگر + داریم ولی به جای آنکه بیاییم مدارش را بکشیم با سخت افزار مثل یک متغیر برخورد می کنیم که بهش RTL گویند.

سنتز ← تبدیل روابط RTL به مدار یا بلوک های مداری

۱۴۰۲/۰۷/۲۵

جلسه ۳

۷- ص ۲: برای این که Verilog HDL بتواند سلسله مراتب طراحی را پشتیبان کند، سطح از توصیف مدار را در اختیار مافزار می دهد.

(ورودی ۲ و خروجی ۱) OR (ورودی ۱ و خروجی ۲) and (ورودی و خروجی) not

۸- **ص ۳:** در این توصیف وارد بحث کرده‌ها و لیست هائی تویم رسمی می کنیم جریان داده را توصیف کنیم

- سطح توصیف RTL (Register transfer level) یا Data Flow

- برخلاف توصیف ساختاری به بیشتر از لیست ها استفاده می کردیم این جا بیشتر از عملگر استفاده می کنیم و می توانیم مدار را بر اساس یک سری عملگرها و سیگنال ها توصیف کنیم

- حجم کم تولید شده در این روش جهت از روش قبل است و در این روش نیازی به شناخت نیست از روی کسی می توانیم تشخیص دهیم

۹- **ص ۴:** این سطح برای توصیف بلوک های منطقی ترکیبی و مدارهای پیچیده به طریقی رود و هدف فهمیدن راجه رفتار و عملکرد مدار است بدون این که وارد جزئیات طراحی بشویم

۱۰- **ص ۴:** پایین ترین سطح توصیف است و می توانیم رفتار مدار را بر اساس سوئیچ ها یا ترانزیستورها بیان کنیم

۱۱- **ص ۸:** - ماحول ها را می توان داخل هم هم استفاده کرد

۱۲- **ص ۱۰:** - در اسلایدهای قبلی TFF را با ماحول پیاده سازی کردیم اما وقتی می خواهیم در ساختار سطح بالاتر از این ماحول استفاده کنیم باید نمونه هایی از ماحولین در توصیف کردیم و در ماحول دیگر استفاده کنیم

- برای مثال در شماره ۴ حلقوی ما یک ماحول لکن داریم که داخلش ۴ تا مکتب خناب آ دارد برای پیاده سازی آن مجبور هستیم ۴ بار از ماحول TFF که قبلا توصیف کرده بودیم استفاده کنیم به این طریقی **نمونه سازی** یا **instantiation** گویند

(ورودی ها و خروجی ها) + (اسم instance) + یک id + اسم ماحولین که می خواهیم استفاده کنیم

۱۳- **ص ۱۱:** - برای اجرای شبیه سازی و این که آید درست طریقی کند یانه از بلوکین به اسم بلوک تحریک یا test bench یا stimulus استفاده می کنیم که یک بلوک است که می تواند یک سری داده هایی را تولید کند و در اختیار بلوک طراحی قرار دهد

- بلوک stimulus r سیگنال هایی را که برای ما در مدار لازم است را در اختیار قرار می دهد مثلا در شماره ۴ حلقوی ما می آیم و از طریق یک بلوک (بلوک تحریک) کلاک آن را تولید می کنیم و یک سیگنال درست هم بهش می دهیم در این حالت انتظار داریم که کار کند و خروجی های مدار را هم به بلوک تحریک وصل می کنیم و بعد شبیه سازی را انجام می دهیم و بلوک تحریک سیگنال های مورد نیاز را طبق چیزی که نوشته شده

بعضی اعمالی که در خروجیها را در محیط شبیه سازی نشان می دهد.

۱۴-

test bench خود خیزش ماجول است و معمولاً سعی می شود آن را خارج از طراحی در نظر بگیریم.
(یک ماجول کن و ۲ تا ماجول مجزا از هم)

- ماجول test bench صرفاً برای شبیه سازی استفاده می شود.

PLD4

۱۵- ص ۶:

۸'hAA ← یک عدد ۸ بیتی در مبنای هگز

← آدر مبنای عدد را مشخص کنیم یعنی فرض هگز در نظر می گیریم. مثل

۸'FI

۱۶- ص ۶:


- اندازه کوچکتر از مقدار باشند: مثلا

$$\begin{array}{r} 3F \\ \times x111111 \\ \hline 3F \end{array} = 3F \quad \begin{array}{l} \text{عدد پیاده} \\ \text{سازی شده} \end{array} \quad \begin{array}{l} 6'hFF \\ \text{بیت ۶} \end{array}$$

$$\begin{array}{r} 00011111 \\ \hline 00011111 \end{array} \quad \begin{array}{l} \text{بیت ۸} \\ \text{بیت ۸} \end{array} \quad 10'hFF$$

- غیر لگت ~ ~ ~ : مثلا

Verilog آخرین عدد نوشته شده مقدار را FF است را چپ می کند



- در Verilog ما یک منطق ۴ وضعیتی داریم (یک بیت ۴ وضعیت می تواند داشته باشد) که

0 و 1 و x و Z هستند.


نامشخص های امپدانس

مثال: $4'bxx11 \leftarrow$

۱۷- ص ۷:

- هنگام تعریف پلیبلاک و لیچ و رجیستر و... از نوع دادهی Reg استفاده می کنیم.

- فرض کنید یک مداری به شکل زیر داریم:



ورودی ① مقدارش مشخص است و اگر از لیت قبل 0 پیاده می شود ایبارد
اینی شود.

اما ② که به هیچ جا وصل نیست اصطلاحاً جهش امپدانس بالا می گویند. (یعنی ورودی که به هیچ جایی وصل نیست)